弊社はADC/DACを中心とした種々の高精度/低消費電力のアナログIPを多数取り揃えております．保有IPをベースにして，お客様ご要望のプロセスに変換することも可能です．また，アナデジ混載LSIにおいて問題となる基板クロストーク雑音の解析ツール（Floor Plan Noise Analysis：FPNA）の販売も行っております．
高性能アナログIP
》アナログIP一覧表＆データシート
（表示にはユーザ名，パスワードが必要です．）
閲覧をご希望の方はお手数ですがこちらのフォームからご連絡ください．弊社より，ただちにパスワードを連絡させていただきます．
アナログIP一覧表のイメージ：
アナログIP・データシートのイメージ：
ADC
- ΔΣ型ADC -- 高分解能，高精度，高SNR性能例1 BW：20kHz，fs：10MHz，SNR：80dB，消費電力：15mW，制御向け性能例2 BW：20kHz，fs：2MHz，SNR：95dB，消費電力：0.6mW，携帯機器向け性能例3 BW：100MHz，fs：∼5GHz，SNR：70dB，無線通信（広帯域）向け
- 逐次比較型ADC -- 低電力，高精度性能例1 分解能：14-bit，fs：128kHz，DNL：±0.5LSB以下，消費電流：1mA性能例2 分解能：12-bit，fs：2MHz，DNL：±0.5LSB以下，消費電流：0.5mA
- 並列比較型（フラッシュ）ADC -- 高速，低分解能性能例1 分解能：4-bit，fs：300MHz，バックグラウンド補正，ΔΣADC向け性能例2 SiGe-HBTプロセス，BW：2GHz，分解能：3-bit，高周波計測向け
- パイプライン形ADC -- 高精度，高速
- 計数型ADC -- イメージセンサー用
ADCの性能領域とA-R-Tec開発実績：
DAC
- ΔΣ型性能例1 BW：100kHz，入力：16-bit，fs：∼20MHz，SNR：90dB，MASH構成性能例2 BW：10kHz，fs：5MHz，SNR：120dB，ノイズフロア：60nV/rtHz（超低雑音）
- 電流加算型性能例1 BW：100kHz，入力：8-bit，fs：1MHz，ENOB：7.6-bit，DNL：±0.5LSB性能例2 入力：4-bit，fs：300MHz，DNL：±0.5LSB，バックグラウンド補正，ΔΣADC向け
- Segmented R2R：Rラダー型性能例 fs：∼1MHz，BW：∼300kHz，入力：16-bit，ENOB：15-bit，DNL：±1LSB
- Rストリング型性能例 入力：8-bit，DNL：±1LSB，オンチップDCバイアス向け
- R2R型性能例 入力：10-bit，DNL：±1LSB，オンチップDCバイアス向け
低雑音アンプ（LNA）
- 容量帰還アンプ -- 低周波（生体信号，0.01Hz∼1kHz），超高抵抗MOS技術（∼100GΩ）性能例 BW：0.3Hz∼600Hz，利得：46∼66dB，入力換算ノイズ：0.7uVrms以下
- チョッパアンプ -- 低雑音
センサー回路
- Charge Amp（CV変換器） -- 低周波（<100kHz），低雑音
MEMS圧力センサー，マイクロフォン，加速度/角速度（Gyro）センサー性能例 利得：3V/pF，BW：∼10kHz，ΔCin：±0.3pF，入力換算ノイズ：∼10zF/rtHz - CMOS Active Pixel Sensor -- 低雑音，高ダイナミックレンジ
可視光，X線
SOI CMOS，Bulk CMOS - 基板雑音センサー（オンチップ雑音波形測定用）
- 温度センサー（チップ内温度測定用)
VCO
- リングオシレータ -- 低周波（<100MHz），小面積
- LC型VCO -- 無線通信用，高周波（1-10GHz），低位相雑音，低ジッタ
I/Oインターフェース回路
- ミックスドシグナルLSI用ESD保護付きI/O回路 -- 信号用，電源/グランド用，電源-電源保護用
高精度アナログ向けに超低リーク版，低容量版あり - 高耐圧（High Voltage）LSI用ESD保護付きI/O回路
カタログを用意しております．閲覧をご希望の方はお手数ですがこちらのフォームからご連絡ください．弊社より，ただちにカタログを送付させていただきます．
基板雑音解析ツール（FPNA）
アナデジ混載LSIの設計において，CMOSロジックの動作時に生じる過渡的電流変化と，それが基板伝播して起こる基板クロストーク雑音を如何に解決するかが重要な課題となっております．弊社ではこれを解決してシグナルインテグリティを達成するための技術として，設計の初期段階で基板雑音に強いフロアプランを実現するための強力なツール（Floor Plan Noise Analysis：FPNA）を販売しております．
FPNAの特長：
- 詳細なレイアウト設計の前に，フロアプランレベルでクロストーク雑音の影響を見積もることが可能．
- GDSデータは不要で，基板抵抗率やガードリング等の必要最小限の情報に基づいて短時間で計算が可能．
- 複数のフロアプラン候補に対して，本ツールを適用することにより，最適な案を短時間に選択決定することが可能．
FPNA解析例：
》日経テクノロジー・オンラインの記事
FPNAによるクロストーク雑音の定量的な評価により，リワーク回数と経費を削減でき，高性能なアナデジ混載LSIの最適設計や設計効率の向上が可能になります．特にRF回路，アナログ回路を，高速大規模ロジックと混載した非常に広い周波数範囲とダイナミックレンジを要求されるLSIの開発には，不可欠なキー技術です．雑音解析技術は，解析ツール販売・サポート，解析請負，技術指導，解析環境構築，新規技術開発など，ご要望に応じて種々の形態で提供致します．
》FPNA ver. 1.0 のカタログ 》FPNA ver. 1.0 のリリースと価格 》FPNA ver. 1.0 の特徴，GDSベース解析と比較 》FPNA ver. 1.0デモ @EDS Fair 2010 》FPNA ver. 1.0 の解析例 》関連資料
フロアプランレベルではなく，GDSデータを元にした解析（GDSNA）も弊社の技術で対応可能ですので，ご相談ください．
弊社開発モジュール製品
